


## Porte logiche

Traffano segnali a valori discreti  $\Rightarrow$  noi scegliamo di lavorare in logica positiva

### Inverter (NOT)

Utilizziamo questa porta per studiare le performance dei gate logici



inverte RTL (Resistor Transistor Logic)

- ingresso basso : BJT OFF  $\Rightarrow$  uscita alta
- ingresso alto : BJT ON  $\Rightarrow$  uscita bassa
- regione normale utilizzata solo nelle transizioni

$\Rightarrow$  il BJT dovrebbe comportarsi come un interruttore  $\begin{cases} \text{OFF} : I_{SW} = 0 \\ \text{ON} : V_{SW} = 0 \Rightarrow \text{impossibile} \end{cases}$

### Interruttore non ideale

Possiamo definire  $R_{SW} = \frac{V_{SW}}{I_{SW}}$   $\Rightarrow V_{OUT} = \frac{R_{SW}}{R_{SW} + R_L} \cdot V_{CC}$

$\Rightarrow$  nell'interruttore reale ON  $\Rightarrow R_{SW} > 0 \Rightarrow$  devo avere una  $R_L \gg R_{SW}$

## Porte logiche RTL






Figure di meato porte logiche  $\Rightarrow$  performance di una porta logica

- caratteristica statica
- direttività  $\Rightarrow$  segnale da IN a OUT e non viceversa
- FAN in / FAN out
- prestazioni dinamiche
- consumo di potenza

$\Rightarrow$  permettono un confronto tra schemi circuitali e diverse tecnologie

## Caratteristica statica invertita

Dato che il segnale non cambia non ho effetti reattivi

Hp: funzionamento a vuoto (senza carico)

## Tensioni nominali

- $V_{OH}$ : tensione nominale corrispondente a 1
- $V_{OL}$ : tensione nominale corrispondente a 0
- $V_{OH} = f(V_{OL}) \Rightarrow V_{OH} = f^{-1}(V_{OL})$
- $V_{OL} = f(V_{OH})$

## Soglia logica e swing logico



- $V_{LT}$ : tensione di soglia logica (ingresso = uscita)  $\Rightarrow V_{LT} = f(V_{LT})$
- $V_{SW}$ : swing logico ( $V_{OH} - V_{OL}$ )

Idealmente si ha:  $V_{OH} = V_{ALIM}$ ,  $V_{OL} = 0$  e  $V_{SW} = V_{ALIM}$

Sorgenti di non idealità: rumore, accoppiamenti capacitivi, disturbi ed altri...

## Margini di immunità ai disturbi

- $V_{IH}$ : minima tensione di ingresso riconosciuta come alto
  - $V_{IL}$ : massima tensione di ingresso riconosciuta come basso
  - $NM_L$ :  $V_{IL} - V_{OL}$
  - $NM_H$ :  $V_{OH} - V_{IH}$
- Margini di immunità  $\Rightarrow$  li voglio grandi  $\Rightarrow$  porte robuste
- $V_{IL} < V_{IN} < V_{IH} \Rightarrow$  fascia proibita
- definite dove  $\frac{df}{dV_{IN}} = -1$



## Proprietà rigenerativa


$$A_v = \frac{dV_{out}}{dV_{in}} \Rightarrow \text{guadagno di tensione}$$

$\Rightarrow$  nella fascia  $V_{IL} < V_{IN} < V_{IH}$  ci sia  $|A_v| > 1$

Così facendo se mettiamo due inverters in cascata il segnale si rigenera

$\Rightarrow$  se ho una cascata di porte voglio che il segnale venga "spinto" verso  $V_{DD}$

## Caratteristica ideale e durezza



durezza: circuito unidirezionale  $\Rightarrow$  OUT non condiziona IN


caratt. ideale  $\Rightarrow$  nella realtà non ho mai perfetta unidirezionalità  
 con la freq. di funzionamento  $\Rightarrow$  accopp. capacitivi

## FAN IN e FAN OUT

**FAN OUT**: max numero di gate che posso connettere a valle

$\Rightarrow$  circuiti consumano potenza, i assorbita non trascurabile

$\Rightarrow$  circuiti a valle modificano caratt. statica




**FAN IN**: numero di ingressi della porta logica (es: AND con molti ingressi)

$\Rightarrow$  modifica caratteristica statica

$\Rightarrow$  più ingressi = più transistor  $\Rightarrow$  complessità maggiore e effetti reattivi

Complessivamente influenzano le prestazioni dinamiche

## Prestazioni dinamiche



$t_{pr}$ : tempo di prop. in salita

$t_{pf}$ : tempo di prop. in discesa

$t_p$ : tempo di prop.  $\Rightarrow t_p = \frac{t_{pf} + t_{pr}}{2}$


$t_r$ : tempo di salita

$t_f$ : tempo di discesa

## Potenza dissipata

**potenza statica**: -  $I_N = 0 \Rightarrow I_{CC} = 0 \Rightarrow P = 0$

$$- I_N = 1 \Rightarrow I_{CC} = \frac{V_{CC}}{R_{sw} + R_L} \Rightarrow P = \frac{V_{CC}^2}{R_{sw} + R_L}$$



**potenza dinamica**:  $I_{CC}(t)$  corrente di carica di  $C_L$  (es:  $V_{out} 0 \rightarrow 1$ ) metà energia dissipata su  $R_L$  e metà carica  $C_L$

$$E = \int_0^\infty V_{CC} I_{CC}(t) dt = \int_0^\infty V_{CC} C_L \frac{dV_{out}}{dt} dt = V_{CC} C_L \int_{V_{OL}}^{V_{OH}} dV_{out} = V_{CC} C_L (V_{OH} - V_{OL})$$

=> in un ciclo completo ( $0 \rightarrow 1 \rightarrow 0$ ) però tutta l'energia spesa per caricare  $C_L$

$$E = V_{CC} C_L V_{SW}$$

Potenza media spesa:  $P_{BW} = V_{CC} C_L V_{SW} \cdot f_{0 \rightarrow 1}$  freq. con cui avvengono le commutazioni

nel caso ideale  $V_{SW} = V_{CC} \Rightarrow P_{BW} = V_{CC}^2 C_L f_{0 \rightarrow 1}$

Posso avere:

la potenza ist. può essere molto più alta

picchi di potenza alla commutazione

=> transizioni veloci => picchi maggiori => azionati veloci =>  $P_{IST}$  alta

Design: devo trovare un compromesso tra velocità e consumo => POWER-DELAY

Corrente di ingresso

funzionamento a vuoto: -  $I_N = 0$   $V_{OUT} = V_{CC}$

$$- I_N = 1 \quad V_{OUT} = \frac{R_L}{R_{SW} + R_L} V_{CC} \quad (R_L \gg R_{SW})$$

funzionamento a carico: ( $I_G$  corrente porta a valle)

$$- I_N = 0 \quad V_{OUT} = V_{CC} - R_L I_G \quad \text{se elevata } V_{OUT} \text{ cala}$$

se FANOUT è elevato =>  $I_G$  aumenta =>  $V_{OUT} = V_{CC} - R_L n I_G$

=>  $V_{OUT}$  cala => importante avere  $I_G \rightarrow \phi$